



# PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

H01L

A2

(11) Internationale Veröffentlichungsnummer:

MC, NL, PT, SE).

WO 98/52211

(43) Internationales Veröffentlichungsdatum:

19. November 1998 (19.11.98)

(21) Internationales Aktenzeichen:

PCT/DE98/01154

(22) Internationales Anmeldedatum:

24. April 1998 (24.04.98)

(30) Prioritätsdaten:

197 20 463.5

15. Mai 1997 (15.05.97)

DE

Veröffentlicht

Ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts.

(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU,

AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): KRAUTSCHNEIDER, Wolfgang [DE/DE]; Am Oberfeld 50, D-83104 Hohenthann (DE). HOFMANN, Franz [DE/DE]; Herbergstrasse 25 B, D-80995 München (DE). RISCH, Lothar [DE/DE]; Tizianstrasse 27, D-85579 Neubiberg (DE).

(54) Title: INTEGRATED CMOS CIRCUIT CONFIGURATION, AND PRODUCTION OF SAME


(54) Bezeichnung: INTEGRIERTE CMOS-SCHALTUNGSANORDNUNG UND VERFAHREN ZU DEREN HERSTELLUNG


#### (57) Abstract


The present invention pertains to a CMOS circuit configuration comprising a first MOS transistor and a second MOS transistor complementary to the first one, one MOS transistor being placed at the bottom of a low and the other on the main surface of a semiconductor substrate. The MOS transistors are arranged relative to each other in such a way that a current flow passes through the MOS transistors in a direction substantially parallel to a sidewall of the low, said sidewall being located between the MOS transistors.

### (57) Zusammenfassung

Eine integrierte CMOS-Schaltungsanordnung weist einen ersten MOS-Transistor und einen zweiten dazu komplementären MOS-Transistor auf, wobei einer der MOS-Transistoren am Boden eines Grabens und der andere an der Hauptfläche eines Halbleitersubstrats angeordnet ist. Die MOS-Transistoren sind zueinander so angeordnet, daß ein Stromfluß durch die MOS-Transistoren jeweils im wesentlichen parallel zu einer Seitenwand des Grabens erfolgt, die zwischen den MOS-Transistoren angeordnet ist.







# LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss ( )
PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finaland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN.	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland		Republik Mazedonien	TR	Türkei
BG	Bulgarien	HU	Ungam	ML	Mali	TT	Trinidad und Tobago
BJ	Benin	IE	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	IL	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JР	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz '	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neusceland	zw	Zimbabwe
CM	Kamerun		Korea	PL	Polen		
CN	China 3	KR	Republik Korea	PT	Portugal		•
cu	Kuba	КZ	Kasachstan	RO	Rumānien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	LI	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland	LR	Liberia	SG	Singapur		

1

# Beschreibung

Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung.

5

10

15

In CMOS-Schaltungen muß auch bei zunehmender Integrationsdichte sichergestellt werden, daß die n-Kanal-MOSTransistoren und die p-Kanal-MOS-Transistoren von logischen
Gattern gegeneinander isoliert sind. Insbesondere muß der
Latch-up-Effekt, das heißt ein Durchschalten eines parasitären Thyristors zwischen einer ersten und einer zweiten Versorgungsspannung verhindert werden. Dazu werden die n-Kanalbzw. p-Kanal-MOS-Transistoren, die gegebenenfalls in entsprechend dotierten Wannen angeordnet sind, durch Isolationsgebiete umgeben. Als Maßnahme gegen Latch-up-Effekte können zusätzliche Wannen- oder Substratkontaktierungen zum Beispiel
in Form von Guard-Ringen vorgesehen werden.

Zur Erhöhung der Packungsdichte ist vorgeschlagen worden, in CMOS-Schaltungen die n-Kanal-MOS-Transistoren und p-Kanal-MOS-Transistoren jeweils in Gruppen zusammenzufassen (siehe zum Beispiel S. Saito et al., "A 1-Mbit CMOS DRAM with Fast Page Mode and Static Column Mode", IEEE J. Sol.-State Circ., vol. SC-20, p. 903, 1985). Dadurch muß der notwendige Mindestabstand zwischen n-dotierter Wanne und n-dotierten Source/Drain-Gebieten nicht zwischen den einzelnen MOS-Transistoren sondern nur zwischen den entsprechenden Gruppen eingehalten werden. Dadurch verringert sich der Platzbedarf

30

35

pro Transistor.

Ferner ist vorgeschlagen worden (siehe zum Beispiel A. G. Lewis et al., "Polysilicon TFT Circuit and Performance", IEEE J. Sol.-State Circ., vol. 27, p. 1833, 1992), CMOS-Schaltungen auf der Basis von Dünnfilmtransistoren aufzubauen. Dabei werden die Substrate der n-Kanal-MOS-Transistoren und der p-Kanal-MOS-Transistoren voneinander getrennt ausgeführt. Bei dieser Bauform muß zwischen den Source/Drain-

2

Gebieten der n-Kanal-MOS-Transistoren und der p-Kanal-MOS-Transistoren ein ausreichender Abstand für die Isolation der gesamten Anordnung eingehalten werden.

5 Schließlich ist vorgeschlagen worden (siehe IBM TDB, Vol. 27, Nr. 12, May 1985, Seiten 6968 bis 6970), zur Herstellung einer CMOS-Schaltung auf einem Siliziumsubstrat eine isolierende Schicht aufzubringen. An der Oberfläche der isolierenden Schicht wird eine Polysiliziumschicht aufgewachsen und durch 10 laterale Epitaxie lokal in eine monokristalline Schicht verwandelt. In dem Siliziumsubstrat werden die n-Kanal-MOS-Transistoren gebildet. In der aufgewachsenen Schicht werden p-Kanal-MOS-Transistoren gebildet. Die Transistoren werden jeweils durch sie umgebende Isolationsgebiete isoliert. In der fertigen Anordnung sind die n-Kanal-MOS-Transistoren und 15 die p-Kanal-MOS-Transistoren durch die isolierende Schicht und die Isolationsgebiete vollständig gegeneinander isoliert. Latch-up kann wegen der isolierenden Schicht prinzipiell nicht vorkommen. Der Flächenbedarf dieser CMOS-Schaltung ist 20 jedoch wegen der die Transistoren umgebenden Isolationsgebiete relativ groß.

Der Erfindung liegt das Problem zugrunde, eine integrierte CMOS-Schaltungsanordnung anzugeben, die mit erhöhter Pakkungsdichte herstellbar ist. Weiterhin soll ein Verfahren zu deren Herstellung angegeben werden.

25

30

( )

Dieses Problem wird erfindungsgemäß gelöst durch eine integrierte CMOS-Schaltungsanordnung gemäß Anspruch 1 sowie ein Verfahren zu deren Herstellung gemäß Anspruch 6. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.

In der integrierten CMOS-Schaltungsanordnung ist in einer

Hauptfläche eines Halbleitersubstrats mindestens ein Graben vorgesehen. An der Hauptfläche ist ein erster MOS-Transistor und am Boden des Grabens ein zweiter MOS-Transistor angeord-

PCT/DE98/01154

WO 98/52211

10

15

30

35

()

net. Der zweite MOS-Transistor ist zum ersten MOS-Transistor komplementär. Der erste MOS-Transistor und der zweite MOS-Transistor sind dabei so angeordnet, daß ein Stromfluß durch die MOS-Transistoren jeweils im wesentlichen parallel zu einer Seitenwand des Grabens erfolgt, die zwischen dem ersten MOS-Transistor und dem zweiten MOS-Transistor angeordnet ist. Die Isolation zwischen den Source/Drain-Gebieten des ersten MOS-Transistors und des zweiten MOS-Transistors wird in dieser Schaltungsanordnung durch die Seitenwand des Grabens gewährleistet. Für die Isolation zwischen dem ersten MOS-Transistor und dem zweiten MOS-Transistor ist daher kein lateraler Platzbedarf parallel zur Hauptfläche erforderlich. In der Projektion auf die Hauptfläche können der erste MOS-Transistor und der zweite MOS-Transistor aneinander angrenzen. Auf diese Weise wird auch in CMOS-Schaltungsanordnungen eine erhöhte Packungsdichte erreicht.

Zur Verbesserung der Latch-up-Festigkeit ist es vorteilhaft, in dem Halbleitersubstrat unterhalb des ersten MOS
20 Transistors und oberhalb des zweiten MOS-Transistors eine isolierende Schicht vorzusehen. Das bedeutet, daß der Abstand der isolierenden Schicht von der Hauptfläche geringer ist als die Tiefe des Grabens. Die isolierende Schicht wird somit durch den Graben unterbrochen. Die isolierende Schicht kann durch eine hochdotierte Schicht realisiert werden, die vom entgegengesetzten Leitfähigkeitstyp dotiert ist wie die Source/Drain-Gebiete des ersten MOS-Transistors. Alternativ kann die isolierende Schicht aus dielektrischem Material, zum Beispiel aus SiO2 oder Si3N4 vorgesehen werden.

Vorzugsweise wird eine Leitung vorgesehen, die quer zu dem Graben verläuft. Diese Leitung enthält eine erste Gateelektrode für den ersten MOS-Transistor und eine zweite Gateelektrode für den zweiten MOS-Transistor. Auf diese Weise ist eine elektrische Verbindung zwischen der ersten Gatelektrode und der zweiten Gateelektrode gebildet, ohne daß die Herstellung einer zusätzlichen justierten Verbindung zwischen der

4

ersten Gatelektrode und der zweiten Gateelektrode erforderlich wäre.

5

10

15

Zur Kontaktierung der Source/Drain-Gebiete des zweiten MOS-Transistors, der am Boden des Grabens angeordnet ist, ist es vorteilhaft, in dem Halbleitersubstrat unterhalb des zweiten MOS-Transistors eine dotierte, vergrabene Schicht vorzusehen. Ein vertikaler Teilbereich des zu kontaktierenden Source/Drain-Gebietes des zweiten MOS-Transistors reicht dann bis zu der vergrabenen Schicht. Dieser vertikale Teilbereich kann durch Ionenimplantation hergestellt werden. Die vergrabene Schicht wird über einen oder mehrere Kontakte an die jeweils benötigten Potentiale angeschlossen. Dadurch sind die entsprechenden Source/Drain-Gebiete dann an die jeweiligen Potentiale anschließbar.

Zur Herstellung der CMOS-Schaltungsanordnung wird vorzugsweise in dem Halbleitersubstrat ein von einem ersten Leitfähigkeitstyp dotiertes Gebiet gebildet, das an eine Hauptfläche 20 angrenzt. Es wird ein Graben gebildet, dessen Tiefe größer als die Tiefe des vom ersten Leitfähigkeitstyp dotierten Gebietes ist. Es wird ein Gatedielektrikum gebildet, das mindestens den Boden des Grabens und die Hauptfläche bedeckt. Es wird eine leitfähige Schicht abgeschieden, die den Graben 25 auffüllt. Unter Verwendung einer Maske, die eine erste Gateelektrode für den ersten MOS-Transistor und eine zweite Gateelektrode für den zweiten MOS-Transistor definiert, wird in einem ersten Ätzschritt die leitfähige Schicht im Bereich der Hauptfläche durchgeätzt. Der Boden des Grabens bleibt dabei von der leitfähigen Schicht bedeckt. Dabei wird die erste Ga-30 telektrode für den ersten MOS-Transistor gebildet. Anschließend werden Source/Drain-Gebiete für den ersten MOS-Transistor gebildet. Der Boden des Grabens ist dabei von der leitfähigen Schicht bedeckt, die als Maske wirkt. Anschließend wird in einem zweiten Ätzschritt die leitfähige Schicht 35 auch am Boden des Grabens durchgeätzt. Dabei wird die zweite Gateelektrode gebildet. Zur Bildung von Source/Drain-Gebieten

5

für den zweiten MOS-Transistor wird am freigelegten Boden des Grabens eine Diffusionsquelle erzeugt. Die Source/Drain-Gebiete des zweiten MOS-Transistors werden durch Ausdiffusion gebildet.

5

Die Diffusionsquelle wird vorzugsweise durch Aufbringen und Verfließen einer dotierten Silikatglasschicht gebildet. In diesem Fall entsteht die Diffusionsquelle selbstjustiert nur am Boden des Grabens.

10

35

Vorzugsweise wird aus der leitfähigen Schicht eine Leitung gebildet, die quer über den ersten MOS-Transistor und den zweiten MOS-Transistor verläuft und die die erste Gateelektrode und die zweite Gateelektrode enthält. Dadurch sind die erste Gateelektrode und die zweite Gateelektrode selbstjustierend elektrisch miteinander verbunden. Die Verbindung zwischen der ersten Gatelektrode und der zweiten Gateelektrode ist für logische Gatter erforderlich.

Zur Bildung eines logischen Gatters ist es vorteilhaft, den ersten MOS-Transistor und den zweiten MOS-Transistor so anzuordnen, daß die Source/Drain-Gebiete des ersten MOS-Transistor und des zweiten MOS-Transistors, die im Gatter elektrisch miteinander verbunden sein müssen, in der Projektion auf die Hauptfläche einander benachbart angeordnet sind. Zur Verbindung dieser Source/Drain-Gebiete wird dann ein Kontaktloch geöffnet, das die beiden zu verbindenden Source/Drain-Gebiete überlappt. Die Source/Drain-Gebiete werden über einen Kontakt, der das Kontaktloch auffüllt, miteinander verbunden.

Zur Verbesserung der Latch-up-Festigkeit liegt es im Rahmen der Erfindung, als Halbleitersubstrat ein SOI-Substrat zu verwenden, das eine Siliziumscheibe, eine darauf angeordnete isolierende Schicht und eine darauf angeordnete monokristalline Siliziumschicht aufweist. Der Graben wird in diesem Fall in einer solchen Tiefe gebildet, daß er durch die mono-

6

kristalline Siliziumschicht und die isolierende Schicht bis in die Siliziumscheibe hineinreicht. Die isolierende Schicht verhindert in dieser Anordnung einen Latch-up zwischen dem ersten MOS-Transistor und dem zweiten MOS-Transistor.

5

10

15

Es liegt im Rahmen der Erfindung, mehr als einen Graben vorzusehen. Ferner kann der Querschnitt des oder der Gräben streifenförmig gewählt werden, so daß am Boden des Grabens und auf der Hauptfläche zwischen benachbarten Gräben jeweils mehrere MOS-Transistoren angeordnet sind. Die Konfiguration der CMOS-Schaltung erfolgt in diesem Fall sowohl über die Anordnung der MOS-Transistoren als auch über die Strukturierung der leitfähigen Schicht zur Bildung der Gateelektroden. Es liegt im Rahmen der Erfindung, MOS-Transistoren, die am Boden des Grabens oder an der Hauptfläche benachbart sind und die in Reihe verschaltet werden sollen, mit einem gemeinsamen Source/Drain-Gebiet zu versehen, über das sie in Reihe verschaltet sind. In der CMOS-Schaltungsanordnung können sowohl verschiedene Gatterkonfigurationen als auch Transfergateschaltungen oder Logikschaltungen realisiert werden.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen, die in den Figuren dargestellt sind, näher erläutert.

25

20

Figur 1 zeigt einen Schnitt durch ein Halbleitersubstrat mit einer vergrabenen dotierten Schicht, einer pdotierten Wanne, einer Channel-Stop-Schicht und einer Grabenmaske.

- Figur 2 zeigt den Schnitt durch das Halbleitersubstrat nach einer Grabenätzung und nach Bildung von isolierenden Spacern an Seitenwänden der Gräben.
- 35 Figur 3 zeigt einen Schnitt durch das Halbleitersubstrat nach Entfernen der Grabenmaske, nach Bildung eines Gate-

7

dielektrikums und nach Abscheidung einer leitfähigen Schicht.

- Figur 4 zeigt eine Aufsicht auf das Halbleitersubstrat nach einem ersten Ätzschritt zur Strukturierung der leitfähigen Schicht, bei der der Boden der Gräben von der leitfähigen Schicht bedeckt bleibt.
- Figur 5 zeigt den in Figur 4 mit V-V bezeichneten Schnitt durch das Halbleitersubstrat.
- Figur 6 zeigt den Schnitt durch das Halbleitersubstrat nach einem zweiten Ätzschritt zur Strukturierung der leitfähigen Schicht, bei dem der Boden der Gräben freigelegt wird und nach Bildung einer Diffusionsquelle auf dem Boden der Gräben und Bildung von Source/Drain-Gebieten am Boden der Gräben.
- Figur 7 zeigt den Schnitt durch das Halbleitersubstrat nach

  20 Entfernung der Diffusionsquelle, nach Bildung einer
  Maske, die ein Source/Drain-Gebiet am Boden der Gräben unbedeckt läßt, das durch Implantation mit der
  vergrabenen dotierten Schicht verbunden wird.
- 25 Figur 8 zeigt den Schnitt durch das Halbleitersubstrat nach
  Bildung einer Passivierungsschicht, Öffnung von Kontaktlöchern zu einem Source/Drain-Gebiet an der
  Hauptfläche des Halbleitersubstrats und zu der vergrabenen dotierten Schicht sowie nach Bildung zu Kontakten, die die Kontaktlöcher auffüllen.
  - Figur 9 zeigt einen zu Figur 8 parallelen Schnitt durch das
    Halbleitersubstrat nach Öffnung eines Kontaktloches
    in der Passivierungsschicht, das ein Source/DrainGebiet an der Hauptfläche und ein Source/Drain-Gebiet
    am Grabenboden überlappt und mit einem Kontakt verse-

8

hen ist, der beide Source/Drain-Gebiete miteinander verbindet.

Figur 10 zeigt eine Aufsicht auf das Halbleitersubstrat nach Bildung der in den Schnitten in Figur 8 und Figur 9 dargestellten Kontakte. Der in Figur 8 dargestellte Schnitt ist in Figur 10 mit VIII-VIII, der in Figur 9 dargestellte Schnitt ist in Figur 10 mit IX-IX bezeichnet.

10

5

Figur 11 zeigt ein Ersatzschaltbild für das anhand von Figur 8, Figur 9 und Figur 10 erläuterte logische Gatter.

15

Figur 12 zeigt einen Schnitt durch ein Halbleitersubstrat, das eine Siliziumscheibe, eine darauf angeordnete isolierende Schicht und eine darauf angeordnete monokristalline Siliziumschicht aufweist, in dem eine vergrabene dotierte Schicht gebildet wurde und in dem unter Verwendung einer Grabenmaske Gräben geätzt wurden.

20

25

In einem Halbleitersubstrat 1, zum Beispiel einer monokristallinen, n-dotierten Siliziumscheibe mit einer Grunddotierung von ca.  $10^{15}~\rm cm^{-3}$  wird durch Implantation mit Bor mit einer Dosis von  $10^{15}~\rm cm^{-3}$  und einer Energie von ca. 400 keV eine vergrabene dotierte Schicht 2 gebildet. Die vergrabene dotierte Schicht 2 muß so hoch dotiert sein, daß sie als vergrabene Anschlußleitung geeignet ist.

30

35

Anschließend wird unter Verwendung einer Photolackmaske durch Ionenimplantation mit Bor mit einer Energie von 120 keV und einer Dosis von ca.  $10^{13}~\rm cm^{-2}$  eine p-dotierte Wanne 3 gebildet. Die p-dotierte Wanne 3 weist eine Tiefe von zum Beispiel 0.3 µm auf. Durch eine weitere Implantation mit Bor mit einer Dosis von ca.  $4 \times 10^{13}~\rm cm^{-2}$  und einer Energie von ca.  $100~\rm keV$  wird eine Channel-Stop-Schicht 4 gebildet, die innerhalb oder

WO 98/52211 PCT/DE98/01154.

9

unterhalb der p-dotierten Wanne 3 liegt. Die p-dotierte Wanne 3 grenzt an einer Hauptfläche des Halbleitersubstrats 1 an.

Durch Abscheidung einer SiO<sub>2</sub>-Schicht in einem TEOS-Verfahren in einer Dicke von zum Beispiel 50 nm bis 150 nm und anschließende Strukturierung der SiO<sub>2</sub>-Schicht mit Hilfe photolithographischer Prozeßschritte wird eine Grabenmaske 5 gebildet (siehe Figur 1). Die Grabenmaske 5 wird als Hartmaske für eine nachfolgende Grabenätzung verwendet. In einem anisotropen Ätzverfahren zum Beispiel mit HBr/Cl<sub>2</sub>/He wird nachfolgend die Grabenätzung durchgeführt. Dabei werden zum Beispiel zwei Gräben 6 gebildet. Die Gräben 6 reichen jeweils bis in das Halbleitersubstrat 1 unterhalb der p-dotierten Wanne 3 hinein. Sie durchqueren somit die p-Wanne 3 und die Channel-Stop-Schicht 4 (siehe Figur 2). Die Gräben 6 weisen eine Tiefe von zum Beispiel 0,5 µm auf. Die Gräben 6 weisen einen rechteckigen Querschnitt mit einer Breite von ca. 0,5 µm und einer Länge von zum Beispiel 10 µm auf.

Nachfolgend wird durch Abscheidung einer SiO<sub>2</sub>-Schicht in einem TEOS-Verfahren mit im wesentlichen konformer Kantenbedekkung in einer Dicke von zum Beispiel 40 nm und 80 nm und anschließendes anisotropes Rückätzen isolierende Spacer 7 anden Seitenwänden der Gräben 6 gebildet. Die isolierenden

Spacer 7 bedecken die freiliegende Oberfläche der p-dotierten Wanne 3 und der Channel-Stop-Schicht 4.

Anschließend wird eine Ionenimplantation zum Beispiel mit Bor bei einer Energie von zum Beispiel 25 keV und einer Dosis von zum Beispiel 1,5 x 10<sup>12</sup> cm<sup>-2</sup> durchgeführt, die als Kanalimplantation für einen nachfolgend am Boden der Gräben 6 herzustellenden MOS-Transistor dient. Anschließend wird durch naßchemisches Ätzen zum Beispiel mit HF die isolierenden Spacer 7 an den Seitenwänden der Gräben 6 entfernt. Gleichzeitig wird die Grabenmaske 5 entfernt.

30

10

Nachfolgend wird eine weitere SiO<sub>2</sub>-Schicht in einem TEOS-Verfahren mit im wesentlichen konformer Kantenbedeckung in einer Schichtdicke von zum Beispiel 80 nm abgeschieden und anisotrop rückgeätzt. Dabei werden an den Flanken der Gräben 6 erneut isolierende Spacer 8 gebildet (siehe Figur 3). Durch thermische Oxidation wird am Boden der Gräben 6 und an der Hauptfläche ein Gatedielektrikum 9 gebildet. Das Gatedielektrikum 9 wird in einer Dicke von zum Beispiel 5 bis 10 nm gebildet.

10

15

20

Es wird ganzflächig eine leitfähige Schicht 10 abgeschieden. Die leitfähige Schicht 10 wird in einer solchen Dicke abgeschieden, daß die Gräben 6 damit aufgefüllt werden (siehe Figur 3). Bei einer Weite der Gräben 6 von beispielsweise 0,6 µm wird die leitfähige Schicht 10 in einer Dicke von zum Beispiel 500 nm gebildet. Für die leitfähige Schicht 10 sind alle Materialien geeignet, die zur Herstellung von Gateelektroden geeignet sind. Insbesondere wird die leitfähige Schicht 10 aus dotiertem Polysilizium mit Metallsilizid oder amorphen Silizium mit Metallsilizid erzeugt. Die leitfähige Schicht wird zum Beispiel durch Abscheidung von polykristallinem oder amorphem Silizium und anschließende Dotierung durch Implantation oder Diffusion gebildet.

Zur Strukturierung der leitfähigen Schicht 10 wird anschlie-25 ßend eine Photolackmaske gebildet. Unter der Photolackmaske kann eine Antireflektionsschicht aus zum Beispiel amorphen Silizium und amorphen Siliziumnitrid aufgebracht werden. In einem ersten Ätzschritt zum Beispiel einer trockenen Ätzung 30 mit HBr/NF3 wird die leitfähige Schicht 10 so strukturiert, daß im Bereich der Hauptfläche eine erste Gateelektrode 101 entsteht (siehe Figur 4). Seitlich der ersten Gateelektrode 10<sub>1</sub> wird die Oberfläche des Gatedielektrikums 9 an der Hauptfläche freigelegt. Das Gatedielektrikum 9 am Boden der 35 Gräben 6 bleibt dagegen von dem Material der leitfähigen Schicht 10 bedeckt (siehe Figur 5, in der der mit V-V bezeichnete Schnitt durch Figur 4 dargestellt ist). Nachfolgend

11

wird eine Ionenimplantation zum Beispiel mit Arsen durchgeführt, bei der an der Hauptfläche selbstjustiert zu der ersten Gateelektrode 10<sub>1</sub> Source/Drain-Gebiete 11 für einen ersten MOS-Transistor gebildet werden. Die Source/Drain-Gebiete 11 sind vollständig in der p-dotierten Wanne 3 oberhalb der Channel-Stop-Schicht 4 angeordnet (siehe Figur 5). Sie weisen eine Dotierstoffkonzentration von zum Beispiel 10<sup>20</sup> cm<sup>-3</sup> auf. Das an der Hauptfläche befindliche Gatedielektrikum 9 wirkt bei der Implantation als Streuoxid. Der Grabenboden wird bei der Implantation durch den dort befindlichen Teil der leitfähigen Schicht 10 maskiert.

Anschließend wird in einem zweiten Ätzschritt in einem Trokkenätzverfahren zum Beispiel mit HBr/Cl<sub>2</sub>/HeO<sub>2</sub> die leitfähige
Schicht 10 weiter strukturiert, wobei die Oberfläche des Gatedielektrikums 9 am Boden der Gräben 6 teilweise freigelegt
wird. Dabei wird eine zweite Gateelektrode 10<sub>2</sub> (siehe Figur
10) gebildet. Die erste Gateelektrode 10<sub>1</sub> und die zweite Gateelektrode 10<sub>2</sub> sind Bestandteil einer Leitung 10', die durch
die Strukturierung der leitfähigen Schicht 10 im ersten Ätzschritt und im zweiten Ätzschritt gebildet wird und die quer
zu dem Graben 6 verläuft (siehe Figur 4).

15

20

Nachfolgend wird eine Borsilikatglasschicht abgeschieden, aus der durch leichtes Verfließen und Rückätzen eine Diffusionsquelle gebildet wird, die nur in den Gräben 6 angeordnet ist (siehe Figur 6). In einem Hochtemperaturschritt wird durch Ausdiffusion von Bor aus der Diffusionsquelle 12 am Boden der Gräben 6 Source/Drain-Gebiete 13 für einen zweiten MOS-Transistor, der am Boden eines der Gräben 6 angeordnet ist, gebildet (siehe Figur 6).

Nach Entfernen der Diffusionsquelle 12 zum Beispiel mit CHF<sub>3</sub> wird eine Maske 14 aus zum Beispiel Photolack gebildet, die eine Öffnung aufweist in dem Bereich eines der Source/Drain-Gebiete 13 für den zweiten MOS-Transistor, der am Boden eines der Gräben 6 angeordnet ist und das nachfolgend mit der ver-

12

grabenen dotierten Schicht 2 elektrisch verbunden werden soll. Dazu wird eine Implantation mit p-dotierenden Ionen, zum Beispiel mit Bor bei einer Energie von 180 keV oder von 100 keV und 280 keV und einer Dosis von 10<sup>15</sup> cm<sup>-2</sup> durchgeführt, bei dem aus dem jeweiligen Source/Drain-Gebiet 13 ein tiefes Source/Drain-Gebiet 13' gebildet wird (siehe Figur 7). Das tiefe Source/Drain-Gebiet 13' reicht bis auf die vergrabene dotierte Schicht 2.

5

10 Die Channel-Stop-Schicht 4 wirkt als isolierende Schicht zwischen dem ersten MOS-Transistor und dem zweiten MOS-Transistor.

Nach Entfernen der Maske 14 mit zum Beispiel Photolackstrippen wird eine Zwischenoxidschicht 15 abgeschieden. In der 15 Zwischenoxidschicht 15 werden Kontaktlöcher zu einem der Source/Drain-Gebiete 11 für den ersten MOS-Transistor, zu der vergrabenen dotierten Schicht 2 und zu dem anderen der Source/Drain-Gebiete 11 für den ersten MOS-Transistor und dem Source/Drain-Gebiet 13 für den zweiten MOS-Transistor geöff-20 net. Die Kontaktlöcher werden mit Flankenisolationen 16 zum Beispiel durch konforme Abscheidung einer SiO2-Schicht und Rückätzen der SiO2-Schicht versehen. Die Flankenisolationen 16 bewirken einerseits eine Verengung des Querschnitts des betreffenden Kontaktloches, wodurch Justierungenauigkeiten 25 ausgeglichen und damit verbundene Kurzschlüsse vermieden werden, und andererseits eine Isolation der freigelegten Flanken der p-dotierten Wanne 3, der Channel-Stop-Schicht 4 und des Halbleitersubstrats 1 im Bereich des auf die vergrabene dotierte Schicht 2 reichenden Kontaktloches (siehe Figur 8 und 30 Figur 9). Die Kontaktlöcher werden mit Kontakten versehen. Es wird ein erster Kontakt 17<sub>1</sub> zu einem der Source/Drain-Gebiete 11 für den ersten MOS-Transistor gebildet (siehe Figur 8). Ein zweiter Kontakt 172 wird zu der vergrabenen dotierten Schicht 2 gebildet. Ein dritter Kontakt 173 wird zu dem ande-35 ren Source/Drain-Gebiet 11 für den ersten MOS-Transistor und einem der Source/Drain-Gebiete 13 für den zweiten MOS-

 $(\ )$ 

13

Transistor gebildet (siehe Figur 9). Der dritte Kontakt 17<sub>3</sub> verbindet diese beiden Source/Drain-Gebiete 11, 13 elektrisch. Das Layout der Kontakte 17<sub>1</sub>, 17<sub>2</sub>, 17<sub>3</sub> ist in Figur 10 dargestellt. In Figur 10 sind als strichpunktierte Linien VIII-VIII bzw. IX-IX die in den Figuren 8 bzw. 9 dargestellten Schnitte eingezeichnet.

In Figur 11 ist ein Ersatzschaltbild des durch dem ersten MOS-Transistor und den zweiten MOS-Transistor gebildeten logischen Gatters dargestellt. Der erste Kontakt 171 und der zweite Kontakt 172 werden jeweils mit einer ersten Versorgungsspannung und einer zweiten Versorgungsspannung verbunden. Die Leitung 10', die die erste Gateelektrode 101 und die zweite Gateelektrode 102 enthält, stellt einen Eingang des logischen Gatters dar. Der dritte Kontakt 173 stellt einen Ausgang des logischen Gatters dar.

Alternativ kann die CMOS-Schaltungsanordnung in einem SOISubstrat 1' anstelle des Halbleitersubstrats 1 aus monokri20 stallinem Silizium gebildet werden (siehe Figur 12). Das SOISubstrat 1' umfaßt eine monokristalline Siliziumscheibe 11',
auf der eine isolierende Schicht 12' zum Beispiel aus SiO2
und eine monokristalline Siliziumschicht 13' angeordnet sind.
Die monokristalline Siliziumschicht 13' wird zum Beispiel p25 dotiert. Die Siliziumscheibe 11' ist zum Beispiel n-dotiert.
Durch Implantation wird in der Siliziumscheibe 11' eine vergrabene p-dotierte Schicht 2' gebildet.

Auf die Oberfläche der monokristallinen Siliziumschicht 13' 30 wird eine Grabenmaske 4' aufgebracht. Die Grabenmaske 4' wird analog wie anhand von Figur 1 geschildert die Grabenmaske 5 gebildet.

Durch anisotropes Ätzen zum Beispiel mit HBr und CHF3 werden 35 Gräben 5' gebildet, die bis in die Siliziumscheibe 11' hineinreichen. An den Flanken der Gräben 5' werden die Oberflächen der monokristallinen Siliziumschicht 13' und der isolie-

14

renden Schicht 12' freigelegt. Durch konforme Abscheidung und anisotropes Rückätzen einer TEOS-SiO2-Schicht werden an den Flanken der Gräben 5' Spacer 6' gebildet. Die Struktur entspricht nun der in Figur 2 dargestellten Struktur, wobei die p-dotierte monokristalline Siliziumschicht 13' die Rolle der p-dotierten Wanne 3 und die isolierende Schicht 12' die Rolle der Channel-Stop-Schicht 4 übernimmt. Die weitere Herstellung der CMOS-Schaltungsanordnung erfolgt in diesem Ausführungsbeispiel analog wie die anhand der Figuren 3 bis 11 geschilderte. In der fertigen CMOS-Schaltungsanordnung wird durch die isolierende Schicht 12' der erste MOS-Transistor gegen den zweiten MOS-Transistor dielektrisch isoliert, so daß Punch-Through-Effekte und Latch-up-Effekte wirksam unterbunden sind.

15

10

Es liegt im Rahmen der Erfindung, die Ausführungsbeispiele so abzuwandeln, daß am Grabenboden n-Kanal-MOS-Transistoren und an der Hauptfläche p-Kanal-MOS-Transistoren angeordnet werden.

10

## Patentansprüche

- 1. Integrierte CMOS-Schaltungsanordnung,
- 5 bei der in einer Hauptfläche eines Halbleitersubstrats (1) mindestens ein Graben (6) vorgesehen ist,
  - bei der an der Hauptfläche ein erster MOS-Transistor und am Boden des Grabens (6) ein zweiter MOS-Transistor, der zum ersten MOS-Transistor komplementär ist, angeordnet sind,
- bei der der erste MOS-Transistor in einem von einem ersten Leitfähigkeitstyp dotierten Gebiet (3) und der zweite MOS-Transistor in einem von einem zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp dotierten Gebiet (1) angeordnet ist,
- bei der der erste MOS-Transistor und der zweite MOS-Transistor so angeordnet sind, daß ein Stromfluß durch die
   MOS-Transistoren jeweils im wesentlichen parallel zu einer Seitenwand des Grabens erfolgt, die zwischen dem ersten MOS-Transistor und dem zweiten MOS-Transistor angeordnet ist.
- 25 2. Schaltungsanordnung nach Anspruch 1, bei der in dem Halbleitersubstrat (1) unterhalb des ersten MOS-Transistors und oberhalb des zweiten MOS-Transistors eine vom ersten Leitfähigkeitstyp dotierte Schicht (4) angeordnet ist, die eine höhere Dotierstoffkonzentration als das vom ersten Leitfähigkeitstyp dotierte Gebiet (3) aufweist.
- Schaltungsanordnung nach Anspruch 1,
   bei der in dem Halbleitersubstrat (1') unterhalb des ersten
   MOS-Transistors und oberhalb des zweiten MOS-Transistors eine
   isolierende Schicht (12') angeordnet ist.
  - 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3,

16

bei der eine Leitung (10') vorgesehen ist, die quer zu dem Graben (6) verläuft,

5. Verfahren nach einem der Ansprüche 1 bis 4,

5

- bei dem in dem Halbleitersubstrat (1) unterhalb des zweiten MOS-Transistors eine dotierte vergrabene Schicht (2) vorgesehen ist,
- 10 bei der ein Source/Drain-Gebiet (13') des zweiten MOS-Transistors bis zu der vergrabenen Schicht (2) reicht,
  - bei der ein Kontakt (17<sub>2</sub>) zu der vergrabenen Schicht (2) vorgesehen ist.

15

- 6. Verfahren zur Herstellung einer integrierten CMOS-Schaltungsanordnung,
- bei dem in einer Hauptfläche eines Halbleitersubstrats ein
   Graben (6) gebildet wird,
  - bei dem an der Hauptfläche des Halbleitersubstrats (1) ein erster MOS-Transistor gebildet wird,

- 25 bei dem am Boden des Grabens (6) ein zweiter MOS-Transistor, der zu dem ersten MOS-Transistor komplementär ist, gebildet wird.
  - 7. Verfahren nach Anspruch 6,

- bei dem ein von einem ersten Leitfähigkeitstyp dotiertes Gebiet (3) gebildet wird, das an die Hauptfläche angrenzt,
- bei dem ein Graben (6) gebildet wird, dessen Tiefe größer 35 als die Tiefe des vom ersten Leitfähigkeitstyp dotierten Gebietes (3) ist,

10

15

()

25


- bei dem ein Gatedielektrikum (9) gebildet wird, das mindestens den Boden des Grabens (6) und die Hauptfläche bedeckt,
- 5 bei dem eine leitfähige Schicht (10) abgeschieden wird, die den Graben (6) auffüllt,
  - bei dem eine Maske gebildet wird, die eine erste Gateelektrode (10<sub>1</sub>) für den ersten MOS-Transistor und eine zweite Gateelektrode (10<sub>2</sub>) für den zweiten MOS-Transistors definiert,
  - bei dem in einem ersten Ätzschritt, bei dem die leitfähige Schicht (10) im Bereich der Hauptfläche durchgeätzt wird, während der Boden des Grabens (6) von der leitfähigen Schicht (10) bedeckt bleibt, die erste Gateelektrode (10<sub>1</sub>) gebildet wird,
- bei dem Source/Drain-Gebiete (11) für den ersten MOS Transistor gebildet werden,
  - bei dem in einem zweiten Atzschritt, bei dem die leitfähige Schicht (10) auch im Bereich des Bodens des Grabens (6) durchätzt wird, die zweite Gateelektrode (10<sub>2</sub>) gebildet wird,
  - bei dem zur Bildung von Source/Drain-Gebieten (13) für den zweiten MOS-Transistor am Boden des Grabens (6) eine Diffusionsquelle erzeugt wird,
  - bei dem die Source/Drain-Gebiete (13) des zweiten MOS-Transistors durch Ausdiffusion gebildet werden.
  - 8. Verfahren nach Anspruch 7,
- 35 bei dem die Diffusionsquelle (12) durch Aufbringen, Verfließen und Rückätzen einer dotierten Silikatglasschicht gebildet wird.


. )


- 9. Verfahren nach Anspruch 7 oder 8, bei dem aus der leitfähigen Schicht (10) eine Leitung (10') gebildet wird, die die erste Gateelektrode (10<sub>1</sub>) und die zweite Gateelektrode (10<sub>2</sub>) enthält.
- 10. Verfahren nach einem der Ansprüche 6 bis 9,
- bei dem in dem Halbleitersubstrat (1) unterhalb des zweiten
   MOS-Transistors eine dotierte vergrabene Schicht (2) gebildet wird,
- bei dem eines der Source/Drain-Gebiete (13) mit einer solchen Tiefe gebildet wird, daß es mit der vergrabenen
   Schicht (2) verbunden ist,
  - bei dem ein Kontakt  $(17_2)$  zu der vergrabenen Schicht (2) gebildet wird.
- 20 11. Verfahren nach einem der Ansprüche 6 bis 10,
- bei dem der erste MOS-Transistor und der zweite MOS-Transistor so angeordnet werden, daß eines der Source/Drain-Gebiete (11) des ersten MOS-Transistors und eines der Source/Drain-Gebiete (13) des zweiten MOS-Transistors in der Projektion auf die Hauptfläche einander benachbart angeordnet sind,
- bei dem ein Kontakt (17<sub>3</sub>) gebildet wird, der diese beiden 30 Source/Drain-Gebiete (11, 13) miteinander verbindet.
- 12. Verfahren nach einem der Ansprüche 6 bis 11,
  bei dem in dem Halbleitersubstrat (1) unterhalb des ersten
  MOS-Transistors und oberhalb des zweiten MOS-Transistors eine
  vom ersten Leitfähigkeitstyp dotierte Schicht (4) gebildet
  wird, die eine höhere Dotierstoffkonzentration als das vom
  ersten Leitfähigkeitstyp dotierte Gebiet (3) aufweist.


PCT/DE98/01154


- 13. Verfahren nach einem der Ansprüche 6 bis 11,
- bei dem als Halbleitersubstrat ein SOI-Substrat (1') mit einer Siliziumscheibe (11'), einer darauf angeordneten isolierenden Schicht (12') und einer darauf angeordneten monokristallinen Siliziumschicht (13') verwendet wird,
- bei dem der Graben (5') durch die monokristalline Silizium-10 schicht (13') und die isolierende Schicht (12') bis in die Siliziumscheibe (11') reicht.


















0


--














0

.

DOCKET NO: 1999P2607

SERIAL NO: APPLICANT: Subine Sted et al.

LERNER AND GREENBERG P.A.

P.O. BOX 2480

HOLLYWOOD, FLORIDA 33022

TEL. (954) 925-1100